Post by smola on 10. Jul 2021 at 14:26
on 31. May 2020 at 15:06:
on 31. May 2020 at 18:48:
Harry dobrze prawi, ale styl w jakim to robi, uraga nieco zasadom konwersacji
FPM - Fast Page Memory, stare SIMM
EDO - Extended Data Out, ulepszone SIMM, gdzie wyjscie data nie wymagalo dodatkowego bramkowania, zysk, za wiki, do 30% w przeplywnosci danych, obsluga tych pamieci zalezy od plyty glownej, niedawno mialem ten problem z selekcja ramow do 486DX2 - brak obslugi EDO, notabene plyta soyo z bledem fabrycznym na przetwornicy 5V/3.3V, niby ma support dla nowszych DX4 ale napiecie vcore tylko 5.0V/2.0V, zatem zmostkowali na stale linie 5V na vcore i wywalili przetwornice pozbawiajac usera mozliwosci upgradu ale to juz w innym wpisie opisze
ECC - Error detection and correction - pojawilo sie w SDRAM, dodatkowy chip dla 9-bitu parzystosci (xor), ramy drozsze, rzadsze, uzywane w serwerach, gdzie stabilnosc jest najwazniejsza, kosc ram ma 9 chipow, 8+1, ram + ecc
REGISTERED - inaczej buffered ram, dodatkowy chip sluzacy jako bufor pamieci, uzywany w serwerach z duza iloscia ram/szerszymi liniami danych/multi cpu/klastry, kosc ram ma 10 chipow, 8+1+1, ram + ecc + buff
Ponizej fotki przykladowych modulow ECC+REG, 11 kosc to eeprom dla SPD
edit:literowki i doprecyzowania
ram-ecc-reg.jpg ( 369 KB | 104
Downloads )
Bredzisz.
on 31. May 2020 at 18:48:
Bo te 8 bitów są do kontroli sumy ecc,żadne dane robocze nie są przechowywane w buforze, a buforowana pamięć ma bufor albo linii danych albo linii adresu i dopiero z bufora trafiają do transmisji. W tym buforze zachodzi też kontrola parzystości albo sumy ecc.
Harry dobrze prawi, ale styl w jakim to robi, uraga nieco zasadom konwersacji
FPM - Fast Page Memory, stare SIMM
EDO - Extended Data Out, ulepszone SIMM, gdzie wyjscie data nie wymagalo dodatkowego bramkowania, zysk, za wiki, do 30% w przeplywnosci danych, obsluga tych pamieci zalezy od plyty glownej, niedawno mialem ten problem z selekcja ramow do 486DX2 - brak obslugi EDO, notabene plyta soyo z bledem fabrycznym na przetwornicy 5V/3.3V, niby ma support dla nowszych DX4 ale napiecie vcore tylko 5.0V/2.0V, zatem zmostkowali na stale linie 5V na vcore i wywalili przetwornice pozbawiajac usera mozliwosci upgradu
ale to juz w innym wpisie opiszeECC - Error detection and correction - pojawilo sie w SDRAM, dodatkowy chip dla 9-bitu parzystosci (xor), ramy drozsze, rzadsze, uzywane w serwerach, gdzie stabilnosc jest najwazniejsza, kosc ram ma 9 chipow, 8+1, ram + ecc
REGISTERED - inaczej buffered ram, dodatkowy chip sluzacy jako bufor pamieci, uzywany w serwerach z duza iloscia ram/szerszymi liniami danych/multi cpu/klastry, kosc ram ma 10 chipow, 8+1+1, ram + ecc + buff
Ponizej fotki przykladowych modulow ECC+REG, 11 kosc to eeprom dla SPD
edit:literowki i doprecyzowania
ram-ecc-reg.jpg ( 369 KB | 104
Downloads )